⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩公開特許公報(A)

昭63 - 1071

Mint Cl.4

識別記号 3 1 1

广内整理番号

母公開 昭和63年(1988)1月6日

H 01 L

G-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称 薄膜半導体装置

> 27特 昭61-143045 麵

四出 昭61(1986)6月20日

砂発 明 村 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 者 \equiv 究所内

珂 信 武 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 母祭 明 者 小

究所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 錢 和 細 Ш 勿発 明 者

究所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 隆 ぴ発 明 渚 木

究所内

東京都千代田区神田駿河台4丁目6番地 和出 類 株式会社日立製作所

外2名 人 弁理士 小川 勝男 30代 理

最終頁に統く

1. 発明の名称 避胜半游体数位

- 2. 特許請求の範頭
 - 1、絶録性基板上の薄い半導体膜にMOSFET が形成された確膜半導体装置において、ゲート 絡根膜が、ゲツタリング効果を有する絶縁膜を 含む多層構造となつていることを特徴とする深 臌半 这体装置。
 - 2. 維許請求の範囲第1項において、半導体が非 単結品半導体であることを特徴とする辞牒半導 体装置.
 - 3. 特許請求の範囲第1項において、基板がガラ ス基板であることを特徴とする辞願半導体装置。
 - 4.特許請求の範囲第1項において、ゲート絶縁 膜が最下層は不動物をドープしない酸化酸、そ の上に積留される絶数膜はゲツタ効果のある絶 数膜を含む絶縁膜で構成されることを特徴とす る帝膜半遊体装置。
 - 5。特許請求の範囲第1項において、ゲツタリン

グ効果を有する絶縁膜がリンガラスであること を特徴とする確認半導体数型。

- 6、特許額求の範囲第1項において、少なくとも 下地の絶縁膜が光励起気相反応で形成されたも のであることを特徴とする薄膜半導体装置。
- 3. 発明の辞額な説明

(発明の利用分野)

本苑明は蘇膜半導体装置に係り、特に安定性の 高いMOSFETに関する。

(発明の背景)

大画面の核晶表示袋鼠では、アクテブマトリク ス方式が不可欠であり、多数の遊戯者子即ち、 MOSFETを形成することが必要である。 低価 格で大面面を突現するには、ガラス板のような基 板を使うことが必要であり、このためには、ガラ スの重温度以下(数百七)で薄膜素子を形成する ことが不可欠となる。

また、半導体LSIにおいても、高級積化、多 機能化という観点から、三次元韓遺が必要とされ てきている。三次元素子においても、上層の素子! は下層の 辦子より低温で形成することが不可欠と なる。

以上の様に、低温素子製造技術は今後のエレクトロニクスにおいて食製な標題である。

ところで、液晶アクテイブマトリクス基板や LSIでは主としてFETが使われているが、低 温で形成した場合、心臓部であるゲート絶象膜に 不安定さが残り、十分な信頼性が得られないとい う問題がある。

以下図に従つて具体的に説明する。

館6回は従来の基本的なMOSFETの新面図を示す。ガラス基板1に多結品シリコン2、ゲート艦板 3、多結品シリコンゲート4、リース5、ドレイン6、保護膜7、ソース電極8、ドレイン・電極9が形成されている。

郊7回において、基本的な製造法を説明する。
(a) において、ガラス基板1に、約600℃で多結品シリコン2を形成し、島状に加工する。
(b) において、気相反応によりSiO₂のゲート総級膜3、多結晶シリコン4を、それぞれ

は通常の素子では問題となる。

この不安定性の主因はゲート絶縁膜との界面や 楢緑膜自体の不安定性にあると考えられる。 すな わち、SiOsは食質の絡級膜であり、高温熱酸 化で形成された酸は高い安定性を示す。また、高 盤のプロセスを使用した場合、例えば男7図(o) でイオン注入したリンはすべて活性化し、また熟 処理によつて拡散してゲート絶級酸まで遭し、ゲ ツタリング (浄化) 作用を示す。これによつて、 ナトリウム等の可酌イオンはリンガラス(PzOz) のなかに取り込まれ固定化され、ゲート既圧が加 わっても移動しなくなり、索子は安定となる。と ころが、約600℃程度の低温でアニールした場 合、少数のリンが活性化されるのみであり、また 拡散もほとんど起らないため、ゲツタリング作用 が発生しない。このため、単なる従来構造のまま では、安定な低温疎暖素子は得られないことにな **a**.

(発明の目的)

本発明は、ゲート絶縁膜の構成を工夫すること

1000点, 3000人の厚さに形成する。

(c) において、ゲートを加工し、リンイオンを 約70 Ke Vで 5 × 1 0 ¹⁸ cm - ^{2*}の譲度でイオン注 入して、600 でで約10時間熱アニールし、ソ ース5, ドレイン6を形成する。このとき多結晶 シリコンゲート4 にもリンが注入される。

(d) において、リンガラスの保護膜7を約5000人形成後、コンタクト窓を開けてアルミニウム5000人を蒸拾して、ソース電極8とドレイン電極9を形成している。

第8図は典型的な低温存譲MOSFETのゲート電圧とドレイン電流との関係を示す。特性曲線Aは兼子形成直後にゲート電圧を更から負へへ走をした特性を示し、Bはゲート電圧を正から負へへ走をして翻定後の特性を示す。すなわち、従来の低温存譲MOSFETの特性上の問題点は安定性が思く、オフ電流の増加、しきい値の増加、オン電流の低下等、特性の変動を示す点にある。並に強性的に循環中心を形成し、電荷を習積させて利用する不择発性メモリがある。しかしこの不安定性

により、安定な韓頗半遂体敦図を提供することを 目的とする。

(発明の概要)

本発明では、ゲート総数膜をゲンタリング作用 のある始縁層を含むように構成することを特徴と している。

【発明の実施例】

第1回において、具体的な変質例を説明する。 ガラス基板1に、多結品シリコン2、ゲート絶縁 酸3a、3b、3c、多結品シリコンゲート4、 ソース5。ドレイン6、保護膜7、ソース電極8、 ドレイン電極9から構成されていることであり、4、 や的には、世来製法ののことであり、4の のには、世来製法ののが出版のののはは、からないのではないがある。が一ト絶縁膜3aは、からないのではないがある。が一下のではないが、光 化学気相反応によるというないが、光 化なる。厚さは50人~500人とすショリング効 果のあるリンガラスから成る。リンの譲渡は5~30moを%で、原さは10~500人で気相法又は無反応法で形成してある。ゲート絶称膜3cは、ゲート耐圧を向上させるため、従来の気相法で、厚さ100~200人形成する。

次に第2図において、具体的な実施例を示す。

(a) において、ガラス基板1に、気相法で多結品シリコン2を形成する。温度は600でで、厚さは500~5000人とする。形成後加工して島状とする。

(b) において、本発明の特徴であるゲート地級を形成する。まず、熱酸化により、水蒸気中600℃で約30時間加熱して約300人のS102 酸を形成し、ゲート絶級級3aとする。熱酸化法では、近ばでは厚い酸を形成成することは困難を形成のがプート絶数級級を形成するのは非現実的である。ただし、第1周目のない酸化域として消浄な界面を持つように形成することは可能であり、本発明の目的には十分である。この第1層目の厚さは、次に形成するリンガ

ラスのゲツタリング効果が及ぶ厚さであること、 すなわち約500A以下とすること、又リンガラ スに含まれるリンが、多糖品シリコン2に到達し ないように阻止できる瓜さ、すなわち約50人以 上であることが必要である。第2別のリンガラス は、低温でもリンゲッタリング効果があるように、 比較的高濃度であることが必要であり、5~30 mo 8 %が必要である。形成法として、約600℃ で、気相法によりモノシラン(SiHe)とフオ スフィン(PHs)を酸素と反応させて形成する 方法、又はオキシ塩化リン(POCAs)を政策 中で熱反応させる方法が可能である。これらの方 法で思さ10~500人とする。リンガラスは、 **塩式法では比較的エツチングが速く、後の工程で** オーパーハング状になる場合があり、厚さはゲツ クリング効果のある最少限の厚さとすることが必 要である。ドライ加工する場合はこれらの限定は **並和される。次に第3層目のゲート絶練膜3cを** 形成する。低1層及び第2層は本発明を達成する ための特徴ある蹊であるが、厚さは限定され、韓

く形成される。したがつて、ゲート耐圧を上げるには、第3周のゲート結縁膜3 a を厚く形成する。この膜は通常の気相法で約500~2000人とする。通常約1000人で十分である。この3周ゲート絶縁膜3 a。3b。3 a を形成後、ゲンタリング効果を十分にするために、60℃で約20時間アニールする。

以下の(c)。(d)の工程は、従来技術と同じに処理することができる。ただし、(b)におけるゲート絶縁殴3 a , 3 b , 3 c のアニーリングは(c)におけるソース5 , ドレイン6 の活性化フニーリングでも代用できる。

第3図は本発明を実施した低温容調MOSFETのゲート電圧とドレイン電流との関係を示す。特性は安定しており、第8図と同じくゲート電圧の走査方向、ABで登はほとんどなくなる。また、界面。 取の消浄・安定化により、オフ電流の低減、しきい破電圧の低減も達成される。

次に本預明の応用例を示す。

第4回は、ゲート酸化酸として、熱酸化酸3 a,

リンガラス3 b 。そして比較的リン譲収の低い (4 m o 2 %) リンガラス3 d を使つた例である。 この例では、比較的融点の低いリンガラス3 d を 使うことにより、高いゲート耐圧を得るための最 も厚い類3 層の安定性も改善できる。

また本発明では、第1月月の酸化酸形成に、熱酸化法あるいは通常の気相成最後について例示したが、光励起法による気相反応法あるいは光励起法にオゾンを用いた方法で形成した絶縁限、酸薬や窒素のイオン注入法で形成した絶縁限も利用でき、開像な効果を得られる。

また本発明では3~4層のゲート絶縁膜について述べたが2層あるいは同一反応炉での連線多層 改等任意の組合せは可能である。またゲンタ作用 のある膜としてリンガラスについて述べたが、リ

特開昭63-1071(4)

ンとボロンの混合ガラス酸など、他のゲンタ作用を持つ酸も利用でき、同様な効果を得られる。またゲンタ 層の形成には、リンなどのイオン注入法も応用できる。

また、本発明はMOSFRTについてのみ例示したが、バイポーラ素子等の低温表面安定法としても応用できる。

また本発明ではガラス基板上のMOSFETに ついてのみ例示したが、石英板、半導体基板上の 絶数腿上に形成した場合にも応用できる。

また、本発明は、アモルフアスなどの他の非単結晶半導体を用いたMOSFETにも応用できる。 (発明の効果)

本発明によれば、ゲッタリング効果を利用する ことができ、MOSPET等の確膜半導体装置の 特性の安定化、改善を達成することができる。


4. 鹵面の簡単な説明


第1図は本発明によるMOSFET斯面図、第 2図は本発明の工程を説明するためのHOSFET斯面図、第3図は本発明によるMOSFETのゲート 理圧とドレイン世法との関係回、第4回及び第5回は本発明の応用例を示すためのNOSFET新面回を示す。第6回は従来技術を説明するためのNOSFET新面図、第7回は従来技術の工程を説明するためのNOSFET新面図、第8回は従来技術によるNOSFETのゲート電圧とドレイン電流との関係図を示す。1 … ガラス基板、2 … 多結晶シリコン、3 、3 a、3 b 、3 c 、3 d … ゲート絶線膜、4 … 多結品シリコンゲート、5 … ソース、6 … ドレイン 電源、9 … ドレイン 電源、8 … ソース 電振、9 … ドレイン 電極、

代理人 弁理士 小川藤男




第1図








特開昭63-1071(5)

第 4 図









特開昭63~1071(6)

第1頁の続き								• 1	
09発	明	者	会	木		誉	也	茨城県日立市久慈町4026番地	株式会社日立製作所日立研
								究所内	
⑦発	明	者	宮	曲		健	治	茨城県日立市久慈町4026番地	株式会社日立製作所日立研
•								究所内	

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-001071

(43) Date of publication of application: 06.01.1988

(51)Int.CI.

H01L 29/78 H01L 27/12

(21)Application number: 61-143045

(71)Applicant : HITACHI LTD

(22)Date of filing:

20.06.1986

(72)Inventor: MIMURA AKIO


KONISHI NOBUTAKE HOSOKAWA YOSHIKAZU

SUZUKI TAKASHI SUZUKI TAKAYA MIYATA KENJI

(54) THIN-FILM SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To obtain a stable thin-film semiconductor device by constituting a gate insulating film so as to contain an insulating film having gettering action. CONSTITUTION: Polycrystalline Si 2, gate insulating films 3a~ 3c, a polycrystalline Si gate 4, a source 5, a drain 6, a protective film 7, a source electrode 8 and a drain electrode 9 are formed onto a glass substrate 1. A gate insulating afilm 3 consists of thin SiO2 3a, thin phosphorus glass 3b having high concentration and thick SiO23c. The gate insulating film 3b is composed of phosphorus glass having a gettering effect, the concentration of phosphorus extends over 5~ 30mol%, and the gate insulating film 3b is shaped in thickness of 10~ 500Å through a vapor phase method or a thermal reaction method. The film 3a is made up of a thin thermal oxide film or SiO2 by a photochemical vapor phase reaction in order to acquire a clean interface, and thickness thereof ranges 50~ 500Å. The film 3c is formed in thickness of 100~ 2000Å through the vapor phase method in order to increase gate withstanding voltage.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of r gistration]
[Numb r of app al against xaminer's decision of rejection]
[Dat of requesting appeal against examin r's decision f r jecti n]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office